50 câu hỏi
Trong chế độ bảo vệ theo cơ chế phân trang, cấu trúc của hệ thống quản lý trang gồm các phần:
Thư mục trang, bảng trang và trang
Thư mục trang, lối vào thư mục trang, bảng trang, lối vào bảng trang và trang
Lối vào thư mục trang PDE, lối vào bảng trang PTE và trang
Thư mục trang, lối vào thư mục trang, bảng trang, lối vào bảng trang
Địa chỉ vật lý của ô nhớ cần truy nhập trong chế độ bảo vệ theo cơ chế phân trang với CPU 32 bit được xác định
Từ địa chỉ nền của trang và địa chỉ offset
Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và 12 bit thấp là địa chỉ offset
Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và các bits A11-A0 của địa chỉ tuyến tính
Từ thông tin lối vào bảng trang PTE và địa chỉ tuyến tính
Khi truy nhập khối Cache với Cache có 4 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ tách
4 bit đia chỉ để xác định vị trí khối cache trong bộ nhớ cache
2 bit địa chỉ đưa vào thanh ghi địa chỉ bộ nhớ MAR
các bit địa chỉ A1A0 đưa vào thanh ghi địa chỉ bộ nhớ MAR
22 bit để xác định số hiệu thẻ của khối cache cần truy nhập
Mục đích tổ chức bộ nhớ phân cấp là
Phối hợp nhịp làm việc của CPU và bộ nhớ
Tăng tốc độ (trung bình) truy xuất hệ thống bộ nhớ
Phối hợp nhịp làm việc của CPU và bộ nhớ và tăng độ tin cậy của quá trình truy xuất bộ nhớ
Tăng tốc độ (trung bình) truy xuất hệ thống bộ nhớ và tăng dung lượng nhớ
Cơ sở để tổ chức bộ nhớ phân cấp là
Tại một thời điểm CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước nhỏ
Trong thời khoảng xác định CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước nhỏ
CPU chỉ cần truy xuất dữ liệu nằm trong vùng nhớ có kích thước nhỏ khi thực hiện lệnh trong chương trình
Kỹ thuật điện tử bán dẫn và công nghệ chế tạo bộ nhớ phát triển
Khẳng định nào sau đây là đúng
Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào Cache
Tốc độ truy nhập dữ liệu vào Cache nhanh hơn so với truy nhập vào các thanh ghi của CPU
Tốc độ truy nhập dữ liệu vào Cache, DRAM là như nhau
Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào bộ nhớ thứ cấp
Trong mô hình tổ chức bộ nhớ theo phân cấp thì
DRAM chiếm phần dung lượng lớn nhất
Cache chiếm dung lượng lớn hơn DRAM
Bộ nhớ thứ cấp chiếm dung lượng lớn nhất
DRAM và bộ nhớ thứ cấp chiếm dung lượng bằng nhau
Trong mô hình tổ chức bộ nhớ theo phân cấp sự xuất hiện của bộ nhớ cache với mục đích chính là:
Giảm thời gian trung bình truy nhập bộ nhớ
Tăng khả năng lưu trữ của hệ thống nhớ
Giảm thời gian trung bình truy nhập bộ nhớ và tăng khả năng lưu trữ của hệ thống nhớ
Giảm tải cho bộ nhớ DRAM
Bộ nhớ cache được sử dụng để
Lưu trữ các lệnh và dữ liệu thường được sử dụng nhiều trong quá trình thực hiện chương trình
Lưu trữ những chương trình có tần suất sử dụng cao
Lưu trữ những chương trình quan trọng của hệ điều hành
Bổ sung dung lượng nhớ cho DRAM khi cần thiết
Trong mô hình tổ chức bộ nhớ theo phân cấp, tỷ lệ quy chiếu “trúng” cache là:
100%
Nhỏ hơn 50%
Rất cao
Rất thấp
Về mặt logic một khối trong bộ nhớ cache
Chỉ chứa dữ liệu
Chứa số hiệu thẻ, bit cờ và khối dữ liệu
Chứa khối dữ liệu và bit cờ
Chứa địa chỉ của các ô nhớ có dữ liệu hay được sử dụng
Trong máy tính PC bộ nhớ cache
Được cấu tạo từ bán dẫn
Có dung lương nhớ nhỏ hơn hoặc bằng bộ nhớ chính
Có vị trí trung gian giữa CPU và bộ nhớ chính
Có tốc độ truy xuất nhanh hơn
Bit cờ F trong khối Cache
Dùng để xác định việc thực hiện ghi dữ liệu từ khối cache ra bộ nhớ chính trong kỹ thuật ghi xuyên
Dùng để xác định việc thực hiện ghi dữ liệu từ khối cache ra bộ nhớ chính trong kỹ thuật sao lưu
Dùng để xác định sự thay đổi nội dung của dữ liệu trong Cache
Có giá trị bằng 1 khi có sự thay đổi dữ liệu trong Cache
Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính 32 bit có giá trị 567A9541h, và nội dung của PTE tương ứng là 56788123h thì địa chỉ vật lý của ô nhớ cần truy nhập là
567A8123h
56788541h
95415678h
56789541h
Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ dùng
4 bit để xác đinh vị trí khối cache
8 bit thấp để xác định vị trí khối cache
3 bit để xác định vị trí khối cache
3 bit A23A22A21 để xác định vị trí khối cache
Khi áp dụng kỹ thuật ghi xuyên trong thao tác ghi bộ nhớ thì
Thời gian ghi bộ nhớ giảm
Thời gian ghi bộ nhớ tăng
Cần phải sử dụng bit cờ trong khối cache
Nội dung bộ nhớ chính có thể thay đổi
Bộ nhớ thứ cấp chiếm
Toàn bộ dung lượng ổ đĩa cứng vật lý
Toàn bộ dung lượng phân vùng có cài đặt hệ điều hành
Một phần (nhỏ) dung lượng của phân vùng cài đặt hệ điều hành
Một phần (nhỏ) dung lượng ổ đĩa cứng vật lý
Tỷ lệ quy chiếu “trúng” cache là cao hay thấp tuỳ thuộc vào
Dung lượng của cache
Tỷ lệ dung lượng của cache so với dung lượng của DRAM
Thuật toán nạp dữ liệu vào cache của hệ điều hành
Tỷ lệ giữa dung lượng của cache và tổng dung lượng các thanh ghi
Trong cơ chế quản lý bộ nhớ theo phân trang để xác định được địa chỉ vật lý của ô nhớ cần dựa vào
Địa chỉ tuyến tính của ô nhớ
Địa chỉ logic của ô nhớ
Địa chỉ tuyến tính, các thanh ghi điều khiển, vị trí thư mục trang, vị trí bảng trang, vị trí trang
Địa chỉ tuyến tính, nội dung của CR3
Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính 32 bit có giá trị 567A9541h, thì địa chỉ vật lý của ô nhớ cần truy nhập có thể là
0101011001111010001110010101010100012
0101011001111010001110010101011000012
0111110000111100001110010101010000012
0101011001111010001110010101110000012
Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử lối vào bảng trang PTE tương ứng với trang nhớ cần truy nhập có giá trị 8E012345h, thì địa chỉ vật lý của ô nhớ cần truy nhập có thể là
100011100000000100100011010001002
100011110000000100100011010001012
100011100000000110100011010001012
100011100000000100110011010001012
Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 32 bit thì bộ điều khiển bộ nhớ sẽ dùng
24 bit để xác đinh số hiệu thẻ của khối cache cần truy nhập
40 bit để xác định khối cache cần truy nhập
29 bit để xác định số hiệu thẻ của khối cache cần truy nhập
8 bit để xác định vị trí khối cache cần truy nhập
Giả sử bộ nhớ chính có bus địa chỉ 24 bit cache có 8 khối thì số bit dành cho số hiệu thẻ trong 1 khối cache là:
24 bits
27 bits
3 bits
21 bits
Trong máy vi tính PIC 8259 có chức năng
Gửi tín hiệu yêu cầu ngắt INT tới CPU và nhận tín hiệu trả lời INTA
Nhận tối đa 8 yêu cầu ngắt từ các thiết bị
Thực hiện chương trình con phục vụ ngắt tương ứng với số hiệu ngắt nhận được
Nhận các yêu cầu ngắt từ các thiết bị, xác định ngắt ưu tiên, cung cấp số hiệu ngắt cho CPU và cho phép/cấm các yêu cầu ngắt kích hoạt hệ thống ngắt cứng
Hệ thống ngắt cứng trong máy vi tính
Sử dụng 2 PIC8259 ghép tầng theo lối chủ/thợ với chân INT của PIC thợ được nối với chân IRQi của PIC chủ
Sử dụng 2 PIC8259 ghép tầng theo lối chủ/thợ với chân INT của PIC chủ được nối với chân IRQi của PIC thợ
Có thể nhận được tối đa 16 yêu cầu ngắt IRQi
Gửi các tín hiệu yêu cầu ngắt tới CPU
Hệ thống DMA trong máy vi tính
Sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DRQ0 của DMACsố 2
Sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DACK của DMACsố 2
Sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DRQ0 của DMACsố 2
Sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DACK của DMACsố 2
Trong máy vi tính DMAC8237
Nhận các yêu cầu DRQi từ thiết bị và gửi tín hiệu DACK tới thiết bị
Gửi tín hiệu HOLD tới CPU và nhận tín hiệu trả lời HLDA
Nhận tín hiệu yêu cầu DRQi và điều khiển quá trình vào ra trực tiếp giữa bộ nhớ và thiết bị ngoại vi sau khi nhận được tín hiệu HLDA
Hỗ trợ CPU thực hiện quá trình vào ra dữ liệu trực tiếp giữa bộ nhớ và CPU khi có tín hiệu DRQi
DMAC8237 có thể hoạt động theo 1 trong
2 kiểu truyền dữ liệu
3 kiểu truyền dữ liệu
4 kiểu truyền dữ liệu
5 kiểu truyền dữ liệu
Phương pháp vào/ra dữ liệu có thăm dò
Có độ tin cậy cao hơn phương pháp vào ra theo định trình và phương pháp vào/ ra theo ngắt cứng do CPU có thăm dò trạng thái sẵn sàng của thiết bị
Là phương pháp vào ra dữ liệu do thiết bị vào ra chủ động khởi động quá trình vào ra
Là phương pháp có tốc độ vào/ra dữ liệu chậm do phải kiểm soát trạng thái làm việc của CPU
Phương pháp vào ra mà quá trình vào ra dữ liệu chỉ thực sự được thực hiện sau khi CPU đã thăm dò trạng thái sẵn sàng của thiết bị
Phương vào ra dữ liệu theo ngắt cứng
Làm tăng hiệu quả làm việc của CPU
Có độ tin cậy cao hơn các phương pháp vào ra dữ liệu khác
Do CPU chủ động và điều khiển việc thực hiện quá trình vào ra dữ liệu
Được kích hoạt do thiết bị ngoại vi gửi yêu cầu IRQ tới CPU
Phương pháp vào ra dữ liệu kiểu truy nhập trực tiếp bộ nhớ
Là phương pháp thường được áp dụng khi vào ra dữ liệu với đĩa từ
Do thiết bị ngoại vi chủ động khởi động quá trình vào ra và CPU điều khiển quá trình vào ra
Là phương pháp vào ra dữ liệu bằng chương trình và do thiết bị DMAC điều khiển
Có tốc độ truy xuất dữ liệu cao hơn và độ tin cậy thấp hơn phương pháp vào ra có thăm dò và theo ngắt cứng
Trong hệ thống máy tính chuẩn RS-232 áp dụng cho truyền tin qua
Thiết bị giao diện vào ra nối tiếp
Thiết bị giao diện vào ra song song
Thiết bị giao diện vào ra nối tiếp-song song
Thiết bị giao diện vào ra song song- nối tiếp
Chuẩn RS-232 quy định
kích thước cáp nối giữa DTE và DCE là 20 mét
mức tín hiệu là 25V
sử dụng loại đầu nối 9 chân DB9
phương pháp truyền dữ liệu là không đồng bộ về pha
Trong cấu trúc phần cứng của các hệ thống vào/ra dữ liệu
Thiết bị ngoại vi kết nối trực tiếp tới hệ thống bus
Thiết bị ngoại vi kết nối với hệ thống bus thông qua thiết bị giao diện
Trong một số trường hợp thiết bị giao diện là không cần thiết
Thiết bị ngoại vi vừa kết nối với thiết bị giao diện, vừa kết nối trực tiếp với hệ thống bus để tiện trao đổi dữ liệu
Thanh ghi trạng thái của thiết bị giao diện:
Chứa các bit thông tin phản ánh trạng thái kết quả thực hiện các lệnh vào/ra dữ liệu
Chứa các bit thông tin phản ánh trạng thái có hỏng hóc hay không của thiết bị vào/ra
Chứa các bit thông tin phản ánh trạng thái làm việc của thiết bị giao diện và thiết bị ngoại vi
Chứa các bit thông tin phản ánh trạng thái làm việc của CPU
Trong việc vào/ra dữ liệu khi CPU muốn đưa dữ liệu ra thiết bị vào/ra thực chất là:
CPU đưa dữ liệu ra thanh ghi dữ liệu
CPU đưa dữ liệu ra thanh ghi dữ liệu và thanh ghi điều khiển
CPU đưa dữ liệu ra thanh ghi dữ liệu, thanh ghi trạng thái
CPU đưa dữ liệu ra thanh ghi dữ liệu, trạng thái, điều khiển
Trong việc vào/ra dữ liệu khi thiết bị ngoại vi gửi một dữ liệu cho máy tính dữ liệu này được đưa vào:
Thanh ghi trạng thái(1)
Thanh ghi dữ liệu(2)
Thanh ghi điều khiển(3)
Cả (1),(2),(3) đều đúng
Để CPU có thể thực hiện trao đổi thông tin với các thiết bị vào\ra với độ tin cậy cao thì
Chỉ cần kết nối tốt về mặt vật lý giữa thiết bị vào/ra và CPU
Kết nối về mặt vật lý không quan trọng mà quan trọng ở phương pháp vào/ra dữ liệu
Cần kết nối vật lý một cách thích hợp giữa CPU và thiết bị vào/ra
Ngoài kết nối vật lý thích hợp cần pahỉ áp dụng các phương pháp vào/ra dữ liệu thích hợp
Phương pháp vào/ra dữ liệu theo định trình
Thuộc nhóm phương pháp vào/ra do CPU chủ động
Thuộc nhóm phương pháp vào/ra do các thiết bị vào/ra chủ động
Không thuộc nhóm nào trong 2 nhóm trên
Có thể xếp vào một trong các nhóm trên
Hai phương pháp nào sau đây thuộc cùng một nhóm các phương pháp vào/ra dữ liệu:
Vào/ra theo định trình và vào/ra theo ngắt cứng
Vào/ra có thăm dò và vào/ra theo kiểu DMA
Vào/ra theo ngắt cứng và vào/ra theo kiểu DMA
Vào/ra theo kiểu DMA và vào/ra theo định trình
Phương pháp vào ra theo thăm dò có ưu điểm là:
Tốc độ vào/ra dữ liệu cao
Tăng hiệu quả làm việc của CPU
Có độ tin cậy cao
Chi phí thấp
Phương pháp vào/ra theo ngắt cứng có ưu điểm là
độ tin cậy rất cao và việc sử dụng phương pháp này làm tăng hiệu quả làm việc của CPU(1)
độ tin cậy rất cao, nhanh chóng, kịp thời(2)
tốc độ vào/ra dữ liệu cao, an toàn, chính xác(3)
Kết hợp (1),(2),(3)
Khi thực hiện vào/ra dữ liệu theo phương pháp có thăm dò với nhiều thiết bị thì có nhược điểm là:
Tốc độ vào/ra dữ liệu chậm(1)
Độ tin cậy của phương pháp giảm đi rất nhiều(2)
Độ tin cậy cao nhưng tốc độ vào/ra dữ liệu chậm
Kết hợp (1) và (2)
Ngắt cứng là
Sự ngắt quãng làm việc đột ngột của CPU do trục trặc về phần cứng
Sự kiện CPU tạm dừng tiến trình đang thực hiện để chuyển sang thực hiện quá trình phục vụ ngắt
Sự ngắt quãng làm việc luân phiên của các thiết bị để tránh tình trạng phải làm việc trong khoảng thời gian dài liên tục
Sự kiện CPU bị tạm dừng tiến trình đang thực hiện để chuyển sang thực hiện quá trình phục vụ ngắt
Trong cấu trúc của hệ thống ngắt cứng PIC báo ngắt cho CPU thông qua:
Tín hiệu INT
Tín hiệu INTA
Tín hiệu IRQ
Tín hiệu IRQ
Thiết bị vào/ra gửi tín hiệu yêu cầu ngắt cứng cho PIC bằng đường tín hiệu:
INT
INTA
IRQ
INT và IRQ
Ưu điểm nổi trội của phương pháp vào/ra dữ liệu theo kiểu DMA là
Độ tin cậy cao
Tốc độ trao đổi dữ liệu cao(1)
Lượng dữ liệu trao đổi mỗi lần lớn(2)
Kết hợp cả hai phương án (1) và (2)
Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị vào/ra liên lạc với DMAC qua tín hiệu:
DRQ
DRQ và HOLD
DACK và HOLD
DRQ và DACK
Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị DMAC bắt tay với CPU thông qua tín hiệu:
HOLD
DACK và HOLD
DRQ và HOLD
HOLD và HLDA
Khi thực hiện vào/ra dữ liệu theo kiểu DMA thì:
Dữ liệu được chuyển trực tiếp từ thiết bị vào/ra vào bộ nhớ dưới sự điều khiển của CPU
Dữ liệu được chuyển trực tiếp giữa thiết bị vào/ra và bộ nhớ dưới sự điều khiển của DMAC
Dữ liệu được CPU đọc từ thiết bị vào/ra rồi ghi vào bộ nhớ hoặc ngược lại
Dữ liệu được DMAC đọc từ thiết bị vào/ra rồi ghi vào bộ nhớ hoặc ngược lại