Trong VHDL thì tín hiệu signal được xem là:

Hằng số.

Ô nhớ để lập trình trừu tượng.

Dây dẫn để kết nối các tín hiệu.

Biến chứa dữ liệu.