50+ câu trắc nghiệm Thiết kế vi mạch có đáp án - Phần 1

Trong VHDL thì lệnh s3

9/24

Trong VHDL thì lệnh s3 <= std_logic_vector(u3);có chức năng:

=>

Gán tín hiệu u3 cho s3.

Chuyển đổi dữ liệu của u3 thành kiểu std_logic_vector rồi gán cho tín hiệu s3

Gán tín hiệu s3 cho u3.

Chuyển đổi dữ liệu của s3 thành kiểu std_logic_vector rồi gán cho tín hiệu u3

Giải thích

Chọn đáp án B