Trong VHDL thì biến (variable) được xem là:

Dây dẫn để kết nối các tín hiệu.

Hằng số.

Ô nhớ để lập trình trừu tượng.

Biến chứa dữ liệu.