50+ câu trắc nghiệm Thiết kế vi mạch có đáp án - Phần 1
Xem toàn bộ quiz

Trong VHDL thì biến (variable):

11/24

Trong VHDL thì biến (variable):

Được khai báo và dùng trong process

Được khai báo và dùng trong kiến trúc.

Được khai báo và dùng trong package

Được khai báo và dùng trong entity

Giải thích

Chọn đáp án A