Sai số xác lập (steady-state error) của một hệ thống điều khiển là gì?

Sai lệch giữa tín hiệu đầu vào và tín hiệu đầu ra ở trạng thái quá độ.

Sai lệch giữa tín hiệu đầu vào và tín hiệu đầu ra ở trạng thái xác lập (khi thời gian tiến đến vô cùng).

Thời gian cần thiết để tín hiệu đầu ra đạt đến giá trị cuối cùng.

Độ vọt lố của tín hiệu đầu ra so với giá trị mong muốn.