Đoạn chương trình VHDL sau mô tả mạch gì? signal p, g: STD_LOGIC; begin process (a, b, c1, p, g) begin p <= a xor b; g <= a and b; s <= p xor cin; c2 <= g or (p and c1); end proce22/22Đoạn chương trình VHDL sau mô tả mạch gì?signal p, g: STD_LOGIC;beginprocess (a, b, c1, p, g) beginp <= a xor b;g <= a and b;s <= p xor cin;c2 <= g or (p and c1);end process;end;Bộ hafl-adderBộ full-adderBộ subCổng AND 2 đầu vàoGiải thíchChọn đáp án B